#### (54) MANUFACTURE OF THIN I

#### SEMICONDUCTOR DEVICE

(11) 1-212481 (A)

(43) 25.8.1


(21) Appl. No. 63-37824 (22) 20.2.1988

(71) FUJITSU GENERAL LTD (72) TSUNEAKI UEMA(1)

(51) Int. Cl<sup>4</sup>. H01L31/08,C23C14/14,H01L21/20,H01L27/12,H01L29/40//H01L29/78

PURPOSE: To dispense with a complicated alignment and the formation of a highly accurate pattern by a method wherein electrodes are formed on the surface of an amorphous semiconductor film and laser rays are irradiated between the adjacent electrodes to turn an amorphous film between the electrodes into a polycrystalline film

CONSTITUTION: An amorphous silicon film 2 is formed on the whole upper face of a substrate 1 through a plasma CVD method. Next, a conductor film 3 of metal such as aluminum or the like is formed in lamination on the whole upper face of the silicon film 2 through a vacuum evaporation, which is processed into specified patterns for the formation of electrodes  $3a \sim 3c$  through a photolithoetching. Thereafter, hydrogen is expelled from a film 2 between the electrodes 3b and 3c through a scanning irradiation of laser rays to turn the film 2 into a polycrystalline film 2'. And, an insulating film 4 of silicon oxide or the like is formed, moreover a conductive film is formed on the insulating film 4 in lamination to form an electrode 6 through patterning. By these processes, a complicated alignment process and the formation of highly dense patterns at the formation of electrodes patterns can be dispensed with, so that the simplification of the processes and the improvement of the device in quality can be attained.



# (54) SEMICONDUCTOR PHOTODETECTION DEVICE AND MANUFACTURE THEREOF

THEREOF (11) 1-212482 (A)

(43) 25.8.1989 (19) JP


(21) Appl. No. 63-38397 (22) 19.2.1988

(71) SUMITOMO ELECTRIC IND LTD (72) TAKASHI KATO

(51) Int. Cl4. H01L31/10

PURPOSE: To decrease a leakage current and facilitate the integration of component elements by a method wherein recesses are provided onto the surface of an insulating or a semi-insulating substrate, a first semiconductor layer is formed in the recesses, and a second semiconductor layer is provided in contact with an intrinsic semiconductor layer which covers the inner face of the recesses.

CONSTITUTION: The inside of a first recess provided onto a substrate 1 is filled with a first semiconductor layer 2 of a first conductivity type, and a part of the first semiconductor layer 2 and the substrate 1 bounded by the first recess is removed to form a second recess, and an intrinsic semiconductor layer 5 and a second semiconductor layer 6 of a second conductivity type hemmed around by the semiconductor layer 5 are formed on the inner face of the second recess. Therefore, the insulating or semi-insulating substrate 1 functions so as to block a leakage current generated through the intermediary of these layers. By these processes, an environmental circuit and a plurality of photodetectors can be integrated on a single substrate.



# (54) SEMICONDUCTOR DEVICE

(11) 1-212483 (A) (43)

(43) 25.8.1989 (19) JP


(21) Appl. No. 63-36863 (22) 19.2.1988

(71) NEC CORP (72) TAKU MATSUMOTO

(51) Int. Cl<sup>4</sup>. H01L33/00,H01L21/20,H01L21/76,H01L27/04

PURPOSE: To obtain a III-V compound semiconductor device, where two or more elements are electrically isolated from each other on a Si substrate by a method wherein the Si substrate and two or more elements are electrically isolated from each other using a P-type conductivity buffer layer.

CONSTITUTION: A p-type buffer layer 12 of a GaAs layer doped with zinc, a p-type clad layer 13, an active layer 14, and an n-type clad layer 15 are successively laminated on a Si substrate 11 to form a double hetero-structure crystal. A (Si diffusion layer 19) is formed inside the p-type butter layer 12. Then, electrodes 16 and 17 are built to form an LED array, and when a current is applied to the n-type electrode 16 and the p-type electrode 17, the LEDs are made to operate independently of each other through the current blocking effect of a SiO<sub>2</sub> layer 18 and a pn block layer composed of the p-type butter layer 12 and the Si diffusion layer 19. By these processes, a III-V compound semiconductor device provided with two or more elements which are formed on a Si substrate can be obtained.



# ⑩ 日本国特許庁(JP)

① 特許出願公開

# @ 公 開 特 許 公 報 (A) 平1-212483

fint. Cl. 4

識別記号

@公開 平成1年(1989)8月25日

H 01 L 33/00 21/20

庁内整理番号 A-7733-5F 7739-5F

21/20 21/76

D-7638-5F A-7638-5F

27/04

7514-5F 審査請求 未請求 請求項の数 1 (全3頁)

49発明の名称

半導体装置

20特

顧 昭63-36863

②出 願 昭63(1988) 2月19日

の発明 者

松本

卓 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

東京都港区芝 5 丁目33番 1号

⑩出 顋 人 日本電気株式会社 ®代理 人 弁理士内原 晋

明報書

発明の名称。

半導体裝置

#### 特許請求の範囲

シリコン(Si)基板上の目-V族化合物半導体結晶に作成された複数の素子を有する半導体装置において、Si基板とⅡ-V族化合物半導体中の活性領域の間にP型の導電性を示すⅡ-V族化合物半導体から成るバッファー層を有することを特徴とする半導体装置。

#### 発明の詳細な説明

#### .〔産業上の利用分野〕

本発明はSiを基板としたII-V族化合物半導体装置の構造に関する。

### 〔従来の技術〕

近年、Si 基板上にE-V族化合物半導体粧品を成長させる試みがなされており、特にⅡ-V族

化合物半導体結晶の中でもGaAsについて最も活発に研究開発がなされている(ジャパニーズ ジャーナル オブ アフライド フィジックス (Jpm.Appl.Phys.) 23(1984) L843)。またSi蒸収上の〒-V族化合物半導体装置についても単体デバイスについては半導体レーザやPETなど各種デバイスが開発されている。

#### (発明が解決しようとする課題)

ところで光電子集積回路(OEIC)や発光ダイオードアレイ(LEDアレイ)等の複数の機能を有するIIーV族化合物半導体結晶基板上に構成されることが多い。これは半絶緑性基板を用いると、導電性基板を用いるより素子分離が有利なためである。

とことがSi基板には半絶録性 II - V 族化合物半等体結晶基板ほど高抵抗基板がなく、その比抵抗は 10° Ω ca 程度で素子分離には不十分である。このため Si基板上に光電子集積 回路(OEIC)やLEDアレイ等の複数の案子を有

するⅢ~V 族化合物半導体装置を形成すると各半 導体装置からSi蒸板に電波が満洩し、隣接した 半導体素子に影響を及ぼしてしまい実質的にSi 蒸板側を共過接地で用いざるを得なかった。

#### 〔課題を解決するための手段〕

本発明によればシリコン(Si) 基板上の目 ー V族化合物半導体結晶に作成された複数の番子を 有する半導体装置において、P型の導電性を有す るバッファー層を用いてSi基板と素子面の を会な分離を行なうことによってSi基板上の を会数の の素子を電気的に分離した II ー V 族化合物半導体 装置が得られる。

#### (作用)

 がC-V測定の結果明らかになった。

またさらに数μmにわたってSiの拡散による n型拡散領域が形成されていることが判った。

このようなn型不純物の拡散領域が存在する場合には、深い単位を形成する不純物をドーピングすることによって没い単位を形成する不純物を報信する高抵抗層の成長が拡散不純物の影響で極めて難しい。

このP型バッファー層によりローV族化合物半導体結晶中にpn逆接合が形成され各国ーV族化合物半導体装置がSi基板から電気的に独立し、

複数の半導体素子を各々独立に駆動させることが 可能となる。

# (実施例)

以下本発明をLEDアレイに適用した実施例を 図面を参照して詳細に説明する。第1因は本発明 の実施例を示すしEDアレイの構造断面図であ る. 本実施例ではSi基板11上にp型パッファ 一暦 1 2 として亜鉛(2 n) を 1 × 1 0 19 cm - 3 ドープしたGaAs層、p型クラッド層13とし て 里 鉛 ( Z n ) を 1 × 1 0 18 cm - 3 ドープした Gao.ss Alo.as As層、活性層14としてノン ドープGaoas Alous As層、n型クラッド層 15としてSiを1×10 18ca - \* ドープした Gaass Aloas As層をMOCVD法にて順次 積限してダブルヘテロ構造結晶を形成した。p型 バッファ暦12中には結晶成長時にSiが拡散し てできた n 型領域 (Si拡散層 19) が形成され ている。次に得られたダブルヘテロ構造結晶の上 にストライプ状のSiOz 層を形成し、これをマ スクとしてSi茄板に届くメサエッチングを施

本発明ではP型バッファー圏にP型クラッド層を形成したが、P型クラッド層がP型バッファー 履を兼ねる構造であっても本発明の懸智からして 関機の効果を有することは明らかである。

本発明の複数の機能を有する半導体装置として本実施例ではSi茄板上のLEDアレイの例を泳

べたが、複数の機能を有する半導体設置としては Si基板上の半導体レーザアレイでもOEICで もAPDアレイでも化合物半導体集積回路でも本 発明を適用できることは明らかである。

#### (発明の効果)

本発明によればシリコン(Si) 茲板上の目ーV 族化合物半導体結晶に作成された複数の素子を有する半導体装置において、P 型の導電性を有するバッファー層を用いてSi菇板と素子間の電気的な分離を行うことによって、Si菇板状に複数の素子を有するⅡ-V族化合物半導体装置が得られる。


#### 関面の簡単な説明

第1団は本発明の一実施例を示すしEDアレイの精造断面図である。

図において、11…Si 店板、12…p型バッファー層、13…p型クラッド層、14…活性層、15…n型クラッド層、16…n型電極、17…p型電板、18…Si Og 層、19…Si

、拡散層を示す。

代理人 弗理士 內 原 智



第1 図